Pack decoded ModR/M data into a single word - minor recompiler speedup.
This commit is contained in:
parent
31298d6be1
commit
535604b760
34 changed files with 1263 additions and 1270 deletions
|
|
@ -6,14 +6,14 @@ static int opPADDB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] += src.b[0];
|
||||
MM[reg].b[1] += src.b[1];
|
||||
MM[reg].b[2] += src.b[2];
|
||||
MM[reg].b[3] += src.b[3];
|
||||
MM[reg].b[4] += src.b[4];
|
||||
MM[reg].b[5] += src.b[5];
|
||||
MM[reg].b[6] += src.b[6];
|
||||
MM[reg].b[7] += src.b[7];
|
||||
MM[cpu_reg].b[0] += src.b[0];
|
||||
MM[cpu_reg].b[1] += src.b[1];
|
||||
MM[cpu_reg].b[2] += src.b[2];
|
||||
MM[cpu_reg].b[3] += src.b[3];
|
||||
MM[cpu_reg].b[4] += src.b[4];
|
||||
MM[cpu_reg].b[5] += src.b[5];
|
||||
MM[cpu_reg].b[6] += src.b[6];
|
||||
MM[cpu_reg].b[7] += src.b[7];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -25,14 +25,14 @@ static int opPADDB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] += src.b[0];
|
||||
MM[reg].b[1] += src.b[1];
|
||||
MM[reg].b[2] += src.b[2];
|
||||
MM[reg].b[3] += src.b[3];
|
||||
MM[reg].b[4] += src.b[4];
|
||||
MM[reg].b[5] += src.b[5];
|
||||
MM[reg].b[6] += src.b[6];
|
||||
MM[reg].b[7] += src.b[7];
|
||||
MM[cpu_reg].b[0] += src.b[0];
|
||||
MM[cpu_reg].b[1] += src.b[1];
|
||||
MM[cpu_reg].b[2] += src.b[2];
|
||||
MM[cpu_reg].b[3] += src.b[3];
|
||||
MM[cpu_reg].b[4] += src.b[4];
|
||||
MM[cpu_reg].b[5] += src.b[5];
|
||||
MM[cpu_reg].b[6] += src.b[6];
|
||||
MM[cpu_reg].b[7] += src.b[7];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -45,10 +45,10 @@ static int opPADDW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] += src.w[0];
|
||||
MM[reg].w[1] += src.w[1];
|
||||
MM[reg].w[2] += src.w[2];
|
||||
MM[reg].w[3] += src.w[3];
|
||||
MM[cpu_reg].w[0] += src.w[0];
|
||||
MM[cpu_reg].w[1] += src.w[1];
|
||||
MM[cpu_reg].w[2] += src.w[2];
|
||||
MM[cpu_reg].w[3] += src.w[3];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -60,10 +60,10 @@ static int opPADDW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] += src.w[0];
|
||||
MM[reg].w[1] += src.w[1];
|
||||
MM[reg].w[2] += src.w[2];
|
||||
MM[reg].w[3] += src.w[3];
|
||||
MM[cpu_reg].w[0] += src.w[0];
|
||||
MM[cpu_reg].w[1] += src.w[1];
|
||||
MM[cpu_reg].w[2] += src.w[2];
|
||||
MM[cpu_reg].w[3] += src.w[3];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -76,8 +76,8 @@ static int opPADDD_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].l[0] += src.l[0];
|
||||
MM[reg].l[1] += src.l[1];
|
||||
MM[cpu_reg].l[0] += src.l[0];
|
||||
MM[cpu_reg].l[1] += src.l[1];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -89,8 +89,8 @@ static int opPADDD_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].l[0] += src.l[0];
|
||||
MM[reg].l[1] += src.l[1];
|
||||
MM[cpu_reg].l[0] += src.l[0];
|
||||
MM[cpu_reg].l[1] += src.l[1];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -103,14 +103,14 @@ static int opPADDSB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sb[0] = SSATB(MM[reg].sb[0] + src.sb[0]);
|
||||
MM[reg].sb[1] = SSATB(MM[reg].sb[1] + src.sb[1]);
|
||||
MM[reg].sb[2] = SSATB(MM[reg].sb[2] + src.sb[2]);
|
||||
MM[reg].sb[3] = SSATB(MM[reg].sb[3] + src.sb[3]);
|
||||
MM[reg].sb[4] = SSATB(MM[reg].sb[4] + src.sb[4]);
|
||||
MM[reg].sb[5] = SSATB(MM[reg].sb[5] + src.sb[5]);
|
||||
MM[reg].sb[6] = SSATB(MM[reg].sb[6] + src.sb[6]);
|
||||
MM[reg].sb[7] = SSATB(MM[reg].sb[7] + src.sb[7]);
|
||||
MM[cpu_reg].sb[0] = SSATB(MM[cpu_reg].sb[0] + src.sb[0]);
|
||||
MM[cpu_reg].sb[1] = SSATB(MM[cpu_reg].sb[1] + src.sb[1]);
|
||||
MM[cpu_reg].sb[2] = SSATB(MM[cpu_reg].sb[2] + src.sb[2]);
|
||||
MM[cpu_reg].sb[3] = SSATB(MM[cpu_reg].sb[3] + src.sb[3]);
|
||||
MM[cpu_reg].sb[4] = SSATB(MM[cpu_reg].sb[4] + src.sb[4]);
|
||||
MM[cpu_reg].sb[5] = SSATB(MM[cpu_reg].sb[5] + src.sb[5]);
|
||||
MM[cpu_reg].sb[6] = SSATB(MM[cpu_reg].sb[6] + src.sb[6]);
|
||||
MM[cpu_reg].sb[7] = SSATB(MM[cpu_reg].sb[7] + src.sb[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -122,14 +122,14 @@ static int opPADDSB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sb[0] = SSATB(MM[reg].sb[0] + src.sb[0]);
|
||||
MM[reg].sb[1] = SSATB(MM[reg].sb[1] + src.sb[1]);
|
||||
MM[reg].sb[2] = SSATB(MM[reg].sb[2] + src.sb[2]);
|
||||
MM[reg].sb[3] = SSATB(MM[reg].sb[3] + src.sb[3]);
|
||||
MM[reg].sb[4] = SSATB(MM[reg].sb[4] + src.sb[4]);
|
||||
MM[reg].sb[5] = SSATB(MM[reg].sb[5] + src.sb[5]);
|
||||
MM[reg].sb[6] = SSATB(MM[reg].sb[6] + src.sb[6]);
|
||||
MM[reg].sb[7] = SSATB(MM[reg].sb[7] + src.sb[7]);
|
||||
MM[cpu_reg].sb[0] = SSATB(MM[cpu_reg].sb[0] + src.sb[0]);
|
||||
MM[cpu_reg].sb[1] = SSATB(MM[cpu_reg].sb[1] + src.sb[1]);
|
||||
MM[cpu_reg].sb[2] = SSATB(MM[cpu_reg].sb[2] + src.sb[2]);
|
||||
MM[cpu_reg].sb[3] = SSATB(MM[cpu_reg].sb[3] + src.sb[3]);
|
||||
MM[cpu_reg].sb[4] = SSATB(MM[cpu_reg].sb[4] + src.sb[4]);
|
||||
MM[cpu_reg].sb[5] = SSATB(MM[cpu_reg].sb[5] + src.sb[5]);
|
||||
MM[cpu_reg].sb[6] = SSATB(MM[cpu_reg].sb[6] + src.sb[6]);
|
||||
MM[cpu_reg].sb[7] = SSATB(MM[cpu_reg].sb[7] + src.sb[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -142,14 +142,14 @@ static int opPADDUSB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] = USATB(MM[reg].b[0] + src.b[0]);
|
||||
MM[reg].b[1] = USATB(MM[reg].b[1] + src.b[1]);
|
||||
MM[reg].b[2] = USATB(MM[reg].b[2] + src.b[2]);
|
||||
MM[reg].b[3] = USATB(MM[reg].b[3] + src.b[3]);
|
||||
MM[reg].b[4] = USATB(MM[reg].b[4] + src.b[4]);
|
||||
MM[reg].b[5] = USATB(MM[reg].b[5] + src.b[5]);
|
||||
MM[reg].b[6] = USATB(MM[reg].b[6] + src.b[6]);
|
||||
MM[reg].b[7] = USATB(MM[reg].b[7] + src.b[7]);
|
||||
MM[cpu_reg].b[0] = USATB(MM[cpu_reg].b[0] + src.b[0]);
|
||||
MM[cpu_reg].b[1] = USATB(MM[cpu_reg].b[1] + src.b[1]);
|
||||
MM[cpu_reg].b[2] = USATB(MM[cpu_reg].b[2] + src.b[2]);
|
||||
MM[cpu_reg].b[3] = USATB(MM[cpu_reg].b[3] + src.b[3]);
|
||||
MM[cpu_reg].b[4] = USATB(MM[cpu_reg].b[4] + src.b[4]);
|
||||
MM[cpu_reg].b[5] = USATB(MM[cpu_reg].b[5] + src.b[5]);
|
||||
MM[cpu_reg].b[6] = USATB(MM[cpu_reg].b[6] + src.b[6]);
|
||||
MM[cpu_reg].b[7] = USATB(MM[cpu_reg].b[7] + src.b[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -161,14 +161,14 @@ static int opPADDUSB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] = USATB(MM[reg].b[0] + src.b[0]);
|
||||
MM[reg].b[1] = USATB(MM[reg].b[1] + src.b[1]);
|
||||
MM[reg].b[2] = USATB(MM[reg].b[2] + src.b[2]);
|
||||
MM[reg].b[3] = USATB(MM[reg].b[3] + src.b[3]);
|
||||
MM[reg].b[4] = USATB(MM[reg].b[4] + src.b[4]);
|
||||
MM[reg].b[5] = USATB(MM[reg].b[5] + src.b[5]);
|
||||
MM[reg].b[6] = USATB(MM[reg].b[6] + src.b[6]);
|
||||
MM[reg].b[7] = USATB(MM[reg].b[7] + src.b[7]);
|
||||
MM[cpu_reg].b[0] = USATB(MM[cpu_reg].b[0] + src.b[0]);
|
||||
MM[cpu_reg].b[1] = USATB(MM[cpu_reg].b[1] + src.b[1]);
|
||||
MM[cpu_reg].b[2] = USATB(MM[cpu_reg].b[2] + src.b[2]);
|
||||
MM[cpu_reg].b[3] = USATB(MM[cpu_reg].b[3] + src.b[3]);
|
||||
MM[cpu_reg].b[4] = USATB(MM[cpu_reg].b[4] + src.b[4]);
|
||||
MM[cpu_reg].b[5] = USATB(MM[cpu_reg].b[5] + src.b[5]);
|
||||
MM[cpu_reg].b[6] = USATB(MM[cpu_reg].b[6] + src.b[6]);
|
||||
MM[cpu_reg].b[7] = USATB(MM[cpu_reg].b[7] + src.b[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -181,10 +181,10 @@ static int opPADDSW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sw[0] = SSATW(MM[reg].sw[0] + src.sw[0]);
|
||||
MM[reg].sw[1] = SSATW(MM[reg].sw[1] + src.sw[1]);
|
||||
MM[reg].sw[2] = SSATW(MM[reg].sw[2] + src.sw[2]);
|
||||
MM[reg].sw[3] = SSATW(MM[reg].sw[3] + src.sw[3]);
|
||||
MM[cpu_reg].sw[0] = SSATW(MM[cpu_reg].sw[0] + src.sw[0]);
|
||||
MM[cpu_reg].sw[1] = SSATW(MM[cpu_reg].sw[1] + src.sw[1]);
|
||||
MM[cpu_reg].sw[2] = SSATW(MM[cpu_reg].sw[2] + src.sw[2]);
|
||||
MM[cpu_reg].sw[3] = SSATW(MM[cpu_reg].sw[3] + src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -196,10 +196,10 @@ static int opPADDSW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sw[0] = SSATW(MM[reg].sw[0] + src.sw[0]);
|
||||
MM[reg].sw[1] = SSATW(MM[reg].sw[1] + src.sw[1]);
|
||||
MM[reg].sw[2] = SSATW(MM[reg].sw[2] + src.sw[2]);
|
||||
MM[reg].sw[3] = SSATW(MM[reg].sw[3] + src.sw[3]);
|
||||
MM[cpu_reg].sw[0] = SSATW(MM[cpu_reg].sw[0] + src.sw[0]);
|
||||
MM[cpu_reg].sw[1] = SSATW(MM[cpu_reg].sw[1] + src.sw[1]);
|
||||
MM[cpu_reg].sw[2] = SSATW(MM[cpu_reg].sw[2] + src.sw[2]);
|
||||
MM[cpu_reg].sw[3] = SSATW(MM[cpu_reg].sw[3] + src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -212,10 +212,10 @@ static int opPADDUSW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] = USATW(MM[reg].w[0] + src.w[0]);
|
||||
MM[reg].w[1] = USATW(MM[reg].w[1] + src.w[1]);
|
||||
MM[reg].w[2] = USATW(MM[reg].w[2] + src.w[2]);
|
||||
MM[reg].w[3] = USATW(MM[reg].w[3] + src.w[3]);
|
||||
MM[cpu_reg].w[0] = USATW(MM[cpu_reg].w[0] + src.w[0]);
|
||||
MM[cpu_reg].w[1] = USATW(MM[cpu_reg].w[1] + src.w[1]);
|
||||
MM[cpu_reg].w[2] = USATW(MM[cpu_reg].w[2] + src.w[2]);
|
||||
MM[cpu_reg].w[3] = USATW(MM[cpu_reg].w[3] + src.w[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -227,10 +227,10 @@ static int opPADDUSW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] = USATW(MM[reg].w[0] + src.w[0]);
|
||||
MM[reg].w[1] = USATW(MM[reg].w[1] + src.w[1]);
|
||||
MM[reg].w[2] = USATW(MM[reg].w[2] + src.w[2]);
|
||||
MM[reg].w[3] = USATW(MM[reg].w[3] + src.w[3]);
|
||||
MM[cpu_reg].w[0] = USATW(MM[cpu_reg].w[0] + src.w[0]);
|
||||
MM[cpu_reg].w[1] = USATW(MM[cpu_reg].w[1] + src.w[1]);
|
||||
MM[cpu_reg].w[2] = USATW(MM[cpu_reg].w[2] + src.w[2]);
|
||||
MM[cpu_reg].w[3] = USATW(MM[cpu_reg].w[3] + src.w[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -243,15 +243,15 @@ static int opPMADDWD_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
if (MM[reg].l[0] == 0x80008000 && src.l[0] == 0x80008000)
|
||||
MM[reg].l[0] = 0x80000000;
|
||||
if (MM[cpu_reg].l[0] == 0x80008000 && src.l[0] == 0x80008000)
|
||||
MM[cpu_reg].l[0] = 0x80000000;
|
||||
else
|
||||
MM[reg].sl[0] = ((int32_t)MM[reg].sw[0] * (int32_t)src.sw[0]) + ((int32_t)MM[reg].sw[1] * (int32_t)src.sw[1]);
|
||||
MM[cpu_reg].sl[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)src.sw[0]) + ((int32_t)MM[cpu_reg].sw[1] * (int32_t)src.sw[1]);
|
||||
|
||||
if (MM[reg].l[1] == 0x80008000 && src.l[1] == 0x80008000)
|
||||
MM[reg].l[1] = 0x80000000;
|
||||
if (MM[cpu_reg].l[1] == 0x80008000 && src.l[1] == 0x80008000)
|
||||
MM[cpu_reg].l[1] = 0x80000000;
|
||||
else
|
||||
MM[reg].sl[1] = ((int32_t)MM[reg].sw[2] * (int32_t)src.sw[2]) + ((int32_t)MM[reg].sw[3] * (int32_t)src.sw[3]);
|
||||
MM[cpu_reg].sl[1] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)src.sw[2]) + ((int32_t)MM[cpu_reg].sw[3] * (int32_t)src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -263,15 +263,15 @@ static int opPMADDWD_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
if (MM[reg].l[0] == 0x80008000 && src.l[0] == 0x80008000)
|
||||
MM[reg].l[0] = 0x80000000;
|
||||
if (MM[cpu_reg].l[0] == 0x80008000 && src.l[0] == 0x80008000)
|
||||
MM[cpu_reg].l[0] = 0x80000000;
|
||||
else
|
||||
MM[reg].sl[0] = ((int32_t)MM[reg].sw[0] * (int32_t)src.sw[0]) + ((int32_t)MM[reg].sw[1] * (int32_t)src.sw[1]);
|
||||
MM[cpu_reg].sl[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)src.sw[0]) + ((int32_t)MM[cpu_reg].sw[1] * (int32_t)src.sw[1]);
|
||||
|
||||
if (MM[reg].l[1] == 0x80008000 && src.l[1] == 0x80008000)
|
||||
MM[reg].l[1] = 0x80000000;
|
||||
if (MM[cpu_reg].l[1] == 0x80008000 && src.l[1] == 0x80008000)
|
||||
MM[cpu_reg].l[1] = 0x80000000;
|
||||
else
|
||||
MM[reg].sl[1] = ((int32_t)MM[reg].sw[2] * (int32_t)src.sw[2]) + ((int32_t)MM[reg].sw[3] * (int32_t)src.sw[3]);
|
||||
MM[cpu_reg].sl[1] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)src.sw[2]) + ((int32_t)MM[cpu_reg].sw[3] * (int32_t)src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -282,12 +282,12 @@ static int opPMULLW_a16(uint32_t fetchdat)
|
|||
MMX_ENTER();
|
||||
|
||||
fetch_ea_16(fetchdat);
|
||||
if (mod == 3)
|
||||
if (cpu_mod == 3)
|
||||
{
|
||||
MM[reg].w[0] *= MM[rm].w[0];
|
||||
MM[reg].w[1] *= MM[rm].w[1];
|
||||
MM[reg].w[2] *= MM[rm].w[2];
|
||||
MM[reg].w[3] *= MM[rm].w[3];
|
||||
MM[cpu_reg].w[0] *= MM[cpu_rm].w[0];
|
||||
MM[cpu_reg].w[1] *= MM[cpu_rm].w[1];
|
||||
MM[cpu_reg].w[2] *= MM[cpu_rm].w[2];
|
||||
MM[cpu_reg].w[3] *= MM[cpu_rm].w[3];
|
||||
CLOCK_CYCLES(1);
|
||||
}
|
||||
else
|
||||
|
|
@ -296,10 +296,10 @@ static int opPMULLW_a16(uint32_t fetchdat)
|
|||
|
||||
src.l[0] = readmeml(easeg, eaaddr);
|
||||
src.l[1] = readmeml(easeg, eaaddr + 4); if (abrt) return 0;
|
||||
MM[reg].w[0] *= src.w[0];
|
||||
MM[reg].w[1] *= src.w[1];
|
||||
MM[reg].w[2] *= src.w[2];
|
||||
MM[reg].w[3] *= src.w[3];
|
||||
MM[cpu_reg].w[0] *= src.w[0];
|
||||
MM[cpu_reg].w[1] *= src.w[1];
|
||||
MM[cpu_reg].w[2] *= src.w[2];
|
||||
MM[cpu_reg].w[3] *= src.w[3];
|
||||
CLOCK_CYCLES(2);
|
||||
}
|
||||
return 0;
|
||||
|
|
@ -309,12 +309,12 @@ static int opPMULLW_a32(uint32_t fetchdat)
|
|||
MMX_ENTER();
|
||||
|
||||
fetch_ea_32(fetchdat);
|
||||
if (mod == 3)
|
||||
if (cpu_mod == 3)
|
||||
{
|
||||
MM[reg].w[0] *= MM[rm].w[0];
|
||||
MM[reg].w[1] *= MM[rm].w[1];
|
||||
MM[reg].w[2] *= MM[rm].w[2];
|
||||
MM[reg].w[3] *= MM[rm].w[3];
|
||||
MM[cpu_reg].w[0] *= MM[cpu_rm].w[0];
|
||||
MM[cpu_reg].w[1] *= MM[cpu_rm].w[1];
|
||||
MM[cpu_reg].w[2] *= MM[cpu_rm].w[2];
|
||||
MM[cpu_reg].w[3] *= MM[cpu_rm].w[3];
|
||||
CLOCK_CYCLES(1);
|
||||
}
|
||||
else
|
||||
|
|
@ -323,10 +323,10 @@ static int opPMULLW_a32(uint32_t fetchdat)
|
|||
|
||||
src.l[0] = readmeml(easeg, eaaddr);
|
||||
src.l[1] = readmeml(easeg, eaaddr + 4); if (abrt) return 0;
|
||||
MM[reg].w[0] *= src.w[0];
|
||||
MM[reg].w[1] *= src.w[1];
|
||||
MM[reg].w[2] *= src.w[2];
|
||||
MM[reg].w[3] *= src.w[3];
|
||||
MM[cpu_reg].w[0] *= src.w[0];
|
||||
MM[cpu_reg].w[1] *= src.w[1];
|
||||
MM[cpu_reg].w[2] *= src.w[2];
|
||||
MM[cpu_reg].w[3] *= src.w[3];
|
||||
CLOCK_CYCLES(2);
|
||||
}
|
||||
return 0;
|
||||
|
|
@ -337,12 +337,12 @@ static int opPMULHW_a16(uint32_t fetchdat)
|
|||
MMX_ENTER();
|
||||
|
||||
fetch_ea_16(fetchdat);
|
||||
if (mod == 3)
|
||||
if (cpu_mod == 3)
|
||||
{
|
||||
MM[reg].w[0] = ((int32_t)MM[reg].sw[0] * (int32_t)MM[rm].sw[0]) >> 16;
|
||||
MM[reg].w[1] = ((int32_t)MM[reg].sw[1] * (int32_t)MM[rm].sw[1]) >> 16;
|
||||
MM[reg].w[2] = ((int32_t)MM[reg].sw[2] * (int32_t)MM[rm].sw[2]) >> 16;
|
||||
MM[reg].w[3] = ((int32_t)MM[reg].sw[3] * (int32_t)MM[rm].sw[3]) >> 16;
|
||||
MM[cpu_reg].w[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)MM[cpu_rm].sw[0]) >> 16;
|
||||
MM[cpu_reg].w[1] = ((int32_t)MM[cpu_reg].sw[1] * (int32_t)MM[cpu_rm].sw[1]) >> 16;
|
||||
MM[cpu_reg].w[2] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)MM[cpu_rm].sw[2]) >> 16;
|
||||
MM[cpu_reg].w[3] = ((int32_t)MM[cpu_reg].sw[3] * (int32_t)MM[cpu_rm].sw[3]) >> 16;
|
||||
CLOCK_CYCLES(1);
|
||||
}
|
||||
else
|
||||
|
|
@ -351,10 +351,10 @@ static int opPMULHW_a16(uint32_t fetchdat)
|
|||
|
||||
src.l[0] = readmeml(easeg, eaaddr);
|
||||
src.l[1] = readmeml(easeg, eaaddr + 4); if (abrt) return 0;
|
||||
MM[reg].w[0] = ((int32_t)MM[reg].sw[0] * (int32_t)src.sw[0]) >> 16;
|
||||
MM[reg].w[1] = ((int32_t)MM[reg].sw[1] * (int32_t)src.sw[1]) >> 16;
|
||||
MM[reg].w[2] = ((int32_t)MM[reg].sw[2] * (int32_t)src.sw[2]) >> 16;
|
||||
MM[reg].w[3] = ((int32_t)MM[reg].sw[3] * (int32_t)src.sw[3]) >> 16;
|
||||
MM[cpu_reg].w[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)src.sw[0]) >> 16;
|
||||
MM[cpu_reg].w[1] = ((int32_t)MM[cpu_reg].sw[1] * (int32_t)src.sw[1]) >> 16;
|
||||
MM[cpu_reg].w[2] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)src.sw[2]) >> 16;
|
||||
MM[cpu_reg].w[3] = ((int32_t)MM[cpu_reg].sw[3] * (int32_t)src.sw[3]) >> 16;
|
||||
CLOCK_CYCLES(2);
|
||||
}
|
||||
return 0;
|
||||
|
|
@ -364,12 +364,12 @@ static int opPMULHW_a32(uint32_t fetchdat)
|
|||
MMX_ENTER();
|
||||
|
||||
fetch_ea_32(fetchdat);
|
||||
if (mod == 3)
|
||||
if (cpu_mod == 3)
|
||||
{
|
||||
MM[reg].w[0] = ((int32_t)MM[reg].sw[0] * (int32_t)MM[rm].sw[0]) >> 16;
|
||||
MM[reg].w[1] = ((int32_t)MM[reg].sw[1] * (int32_t)MM[rm].sw[1]) >> 16;
|
||||
MM[reg].w[2] = ((int32_t)MM[reg].sw[2] * (int32_t)MM[rm].sw[2]) >> 16;
|
||||
MM[reg].w[3] = ((int32_t)MM[reg].sw[3] * (int32_t)MM[rm].sw[3]) >> 16;
|
||||
MM[cpu_reg].w[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)MM[cpu_rm].sw[0]) >> 16;
|
||||
MM[cpu_reg].w[1] = ((int32_t)MM[cpu_reg].sw[1] * (int32_t)MM[cpu_rm].sw[1]) >> 16;
|
||||
MM[cpu_reg].w[2] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)MM[cpu_rm].sw[2]) >> 16;
|
||||
MM[cpu_reg].w[3] = ((int32_t)MM[cpu_reg].sw[3] * (int32_t)MM[cpu_rm].sw[3]) >> 16;
|
||||
CLOCK_CYCLES(1);
|
||||
}
|
||||
else
|
||||
|
|
@ -378,10 +378,10 @@ static int opPMULHW_a32(uint32_t fetchdat)
|
|||
|
||||
src.l[0] = readmeml(easeg, eaaddr);
|
||||
src.l[1] = readmeml(easeg, eaaddr + 4); if (abrt) return 0;
|
||||
MM[reg].w[0] = ((int32_t)MM[reg].sw[0] * (int32_t)src.sw[0]) >> 16;
|
||||
MM[reg].w[1] = ((int32_t)MM[reg].sw[1] * (int32_t)src.sw[1]) >> 16;
|
||||
MM[reg].w[2] = ((int32_t)MM[reg].sw[2] * (int32_t)src.sw[2]) >> 16;
|
||||
MM[reg].w[3] = ((int32_t)MM[reg].sw[3] * (int32_t)src.sw[3]) >> 16;
|
||||
MM[cpu_reg].w[0] = ((int32_t)MM[cpu_reg].sw[0] * (int32_t)src.sw[0]) >> 16;
|
||||
MM[cpu_reg].w[1] = ((int32_t)MM[cpu_reg].sw[1] * (int32_t)src.sw[1]) >> 16;
|
||||
MM[cpu_reg].w[2] = ((int32_t)MM[cpu_reg].sw[2] * (int32_t)src.sw[2]) >> 16;
|
||||
MM[cpu_reg].w[3] = ((int32_t)MM[cpu_reg].sw[3] * (int32_t)src.sw[3]) >> 16;
|
||||
CLOCK_CYCLES(2);
|
||||
}
|
||||
return 0;
|
||||
|
|
@ -395,14 +395,14 @@ static int opPSUBB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] -= src.b[0];
|
||||
MM[reg].b[1] -= src.b[1];
|
||||
MM[reg].b[2] -= src.b[2];
|
||||
MM[reg].b[3] -= src.b[3];
|
||||
MM[reg].b[4] -= src.b[4];
|
||||
MM[reg].b[5] -= src.b[5];
|
||||
MM[reg].b[6] -= src.b[6];
|
||||
MM[reg].b[7] -= src.b[7];
|
||||
MM[cpu_reg].b[0] -= src.b[0];
|
||||
MM[cpu_reg].b[1] -= src.b[1];
|
||||
MM[cpu_reg].b[2] -= src.b[2];
|
||||
MM[cpu_reg].b[3] -= src.b[3];
|
||||
MM[cpu_reg].b[4] -= src.b[4];
|
||||
MM[cpu_reg].b[5] -= src.b[5];
|
||||
MM[cpu_reg].b[6] -= src.b[6];
|
||||
MM[cpu_reg].b[7] -= src.b[7];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -414,14 +414,14 @@ static int opPSUBB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] -= src.b[0];
|
||||
MM[reg].b[1] -= src.b[1];
|
||||
MM[reg].b[2] -= src.b[2];
|
||||
MM[reg].b[3] -= src.b[3];
|
||||
MM[reg].b[4] -= src.b[4];
|
||||
MM[reg].b[5] -= src.b[5];
|
||||
MM[reg].b[6] -= src.b[6];
|
||||
MM[reg].b[7] -= src.b[7];
|
||||
MM[cpu_reg].b[0] -= src.b[0];
|
||||
MM[cpu_reg].b[1] -= src.b[1];
|
||||
MM[cpu_reg].b[2] -= src.b[2];
|
||||
MM[cpu_reg].b[3] -= src.b[3];
|
||||
MM[cpu_reg].b[4] -= src.b[4];
|
||||
MM[cpu_reg].b[5] -= src.b[5];
|
||||
MM[cpu_reg].b[6] -= src.b[6];
|
||||
MM[cpu_reg].b[7] -= src.b[7];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -434,10 +434,10 @@ static int opPSUBW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] -= src.w[0];
|
||||
MM[reg].w[1] -= src.w[1];
|
||||
MM[reg].w[2] -= src.w[2];
|
||||
MM[reg].w[3] -= src.w[3];
|
||||
MM[cpu_reg].w[0] -= src.w[0];
|
||||
MM[cpu_reg].w[1] -= src.w[1];
|
||||
MM[cpu_reg].w[2] -= src.w[2];
|
||||
MM[cpu_reg].w[3] -= src.w[3];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -449,10 +449,10 @@ static int opPSUBW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] -= src.w[0];
|
||||
MM[reg].w[1] -= src.w[1];
|
||||
MM[reg].w[2] -= src.w[2];
|
||||
MM[reg].w[3] -= src.w[3];
|
||||
MM[cpu_reg].w[0] -= src.w[0];
|
||||
MM[cpu_reg].w[1] -= src.w[1];
|
||||
MM[cpu_reg].w[2] -= src.w[2];
|
||||
MM[cpu_reg].w[3] -= src.w[3];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -465,8 +465,8 @@ static int opPSUBD_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].l[0] -= src.l[0];
|
||||
MM[reg].l[1] -= src.l[1];
|
||||
MM[cpu_reg].l[0] -= src.l[0];
|
||||
MM[cpu_reg].l[1] -= src.l[1];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -478,8 +478,8 @@ static int opPSUBD_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].l[0] -= src.l[0];
|
||||
MM[reg].l[1] -= src.l[1];
|
||||
MM[cpu_reg].l[0] -= src.l[0];
|
||||
MM[cpu_reg].l[1] -= src.l[1];
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -492,14 +492,14 @@ static int opPSUBSB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sb[0] = SSATB(MM[reg].sb[0] - src.sb[0]);
|
||||
MM[reg].sb[1] = SSATB(MM[reg].sb[1] - src.sb[1]);
|
||||
MM[reg].sb[2] = SSATB(MM[reg].sb[2] - src.sb[2]);
|
||||
MM[reg].sb[3] = SSATB(MM[reg].sb[3] - src.sb[3]);
|
||||
MM[reg].sb[4] = SSATB(MM[reg].sb[4] - src.sb[4]);
|
||||
MM[reg].sb[5] = SSATB(MM[reg].sb[5] - src.sb[5]);
|
||||
MM[reg].sb[6] = SSATB(MM[reg].sb[6] - src.sb[6]);
|
||||
MM[reg].sb[7] = SSATB(MM[reg].sb[7] - src.sb[7]);
|
||||
MM[cpu_reg].sb[0] = SSATB(MM[cpu_reg].sb[0] - src.sb[0]);
|
||||
MM[cpu_reg].sb[1] = SSATB(MM[cpu_reg].sb[1] - src.sb[1]);
|
||||
MM[cpu_reg].sb[2] = SSATB(MM[cpu_reg].sb[2] - src.sb[2]);
|
||||
MM[cpu_reg].sb[3] = SSATB(MM[cpu_reg].sb[3] - src.sb[3]);
|
||||
MM[cpu_reg].sb[4] = SSATB(MM[cpu_reg].sb[4] - src.sb[4]);
|
||||
MM[cpu_reg].sb[5] = SSATB(MM[cpu_reg].sb[5] - src.sb[5]);
|
||||
MM[cpu_reg].sb[6] = SSATB(MM[cpu_reg].sb[6] - src.sb[6]);
|
||||
MM[cpu_reg].sb[7] = SSATB(MM[cpu_reg].sb[7] - src.sb[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -511,14 +511,14 @@ static int opPSUBSB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sb[0] = SSATB(MM[reg].sb[0] - src.sb[0]);
|
||||
MM[reg].sb[1] = SSATB(MM[reg].sb[1] - src.sb[1]);
|
||||
MM[reg].sb[2] = SSATB(MM[reg].sb[2] - src.sb[2]);
|
||||
MM[reg].sb[3] = SSATB(MM[reg].sb[3] - src.sb[3]);
|
||||
MM[reg].sb[4] = SSATB(MM[reg].sb[4] - src.sb[4]);
|
||||
MM[reg].sb[5] = SSATB(MM[reg].sb[5] - src.sb[5]);
|
||||
MM[reg].sb[6] = SSATB(MM[reg].sb[6] - src.sb[6]);
|
||||
MM[reg].sb[7] = SSATB(MM[reg].sb[7] - src.sb[7]);
|
||||
MM[cpu_reg].sb[0] = SSATB(MM[cpu_reg].sb[0] - src.sb[0]);
|
||||
MM[cpu_reg].sb[1] = SSATB(MM[cpu_reg].sb[1] - src.sb[1]);
|
||||
MM[cpu_reg].sb[2] = SSATB(MM[cpu_reg].sb[2] - src.sb[2]);
|
||||
MM[cpu_reg].sb[3] = SSATB(MM[cpu_reg].sb[3] - src.sb[3]);
|
||||
MM[cpu_reg].sb[4] = SSATB(MM[cpu_reg].sb[4] - src.sb[4]);
|
||||
MM[cpu_reg].sb[5] = SSATB(MM[cpu_reg].sb[5] - src.sb[5]);
|
||||
MM[cpu_reg].sb[6] = SSATB(MM[cpu_reg].sb[6] - src.sb[6]);
|
||||
MM[cpu_reg].sb[7] = SSATB(MM[cpu_reg].sb[7] - src.sb[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -531,14 +531,14 @@ static int opPSUBUSB_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] = USATB(MM[reg].b[0] - src.b[0]);
|
||||
MM[reg].b[1] = USATB(MM[reg].b[1] - src.b[1]);
|
||||
MM[reg].b[2] = USATB(MM[reg].b[2] - src.b[2]);
|
||||
MM[reg].b[3] = USATB(MM[reg].b[3] - src.b[3]);
|
||||
MM[reg].b[4] = USATB(MM[reg].b[4] - src.b[4]);
|
||||
MM[reg].b[5] = USATB(MM[reg].b[5] - src.b[5]);
|
||||
MM[reg].b[6] = USATB(MM[reg].b[6] - src.b[6]);
|
||||
MM[reg].b[7] = USATB(MM[reg].b[7] - src.b[7]);
|
||||
MM[cpu_reg].b[0] = USATB(MM[cpu_reg].b[0] - src.b[0]);
|
||||
MM[cpu_reg].b[1] = USATB(MM[cpu_reg].b[1] - src.b[1]);
|
||||
MM[cpu_reg].b[2] = USATB(MM[cpu_reg].b[2] - src.b[2]);
|
||||
MM[cpu_reg].b[3] = USATB(MM[cpu_reg].b[3] - src.b[3]);
|
||||
MM[cpu_reg].b[4] = USATB(MM[cpu_reg].b[4] - src.b[4]);
|
||||
MM[cpu_reg].b[5] = USATB(MM[cpu_reg].b[5] - src.b[5]);
|
||||
MM[cpu_reg].b[6] = USATB(MM[cpu_reg].b[6] - src.b[6]);
|
||||
MM[cpu_reg].b[7] = USATB(MM[cpu_reg].b[7] - src.b[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -550,14 +550,14 @@ static int opPSUBUSB_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].b[0] = USATB(MM[reg].b[0] - src.b[0]);
|
||||
MM[reg].b[1] = USATB(MM[reg].b[1] - src.b[1]);
|
||||
MM[reg].b[2] = USATB(MM[reg].b[2] - src.b[2]);
|
||||
MM[reg].b[3] = USATB(MM[reg].b[3] - src.b[3]);
|
||||
MM[reg].b[4] = USATB(MM[reg].b[4] - src.b[4]);
|
||||
MM[reg].b[5] = USATB(MM[reg].b[5] - src.b[5]);
|
||||
MM[reg].b[6] = USATB(MM[reg].b[6] - src.b[6]);
|
||||
MM[reg].b[7] = USATB(MM[reg].b[7] - src.b[7]);
|
||||
MM[cpu_reg].b[0] = USATB(MM[cpu_reg].b[0] - src.b[0]);
|
||||
MM[cpu_reg].b[1] = USATB(MM[cpu_reg].b[1] - src.b[1]);
|
||||
MM[cpu_reg].b[2] = USATB(MM[cpu_reg].b[2] - src.b[2]);
|
||||
MM[cpu_reg].b[3] = USATB(MM[cpu_reg].b[3] - src.b[3]);
|
||||
MM[cpu_reg].b[4] = USATB(MM[cpu_reg].b[4] - src.b[4]);
|
||||
MM[cpu_reg].b[5] = USATB(MM[cpu_reg].b[5] - src.b[5]);
|
||||
MM[cpu_reg].b[6] = USATB(MM[cpu_reg].b[6] - src.b[6]);
|
||||
MM[cpu_reg].b[7] = USATB(MM[cpu_reg].b[7] - src.b[7]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -570,10 +570,10 @@ static int opPSUBSW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sw[0] = SSATW(MM[reg].sw[0] - src.sw[0]);
|
||||
MM[reg].sw[1] = SSATW(MM[reg].sw[1] - src.sw[1]);
|
||||
MM[reg].sw[2] = SSATW(MM[reg].sw[2] - src.sw[2]);
|
||||
MM[reg].sw[3] = SSATW(MM[reg].sw[3] - src.sw[3]);
|
||||
MM[cpu_reg].sw[0] = SSATW(MM[cpu_reg].sw[0] - src.sw[0]);
|
||||
MM[cpu_reg].sw[1] = SSATW(MM[cpu_reg].sw[1] - src.sw[1]);
|
||||
MM[cpu_reg].sw[2] = SSATW(MM[cpu_reg].sw[2] - src.sw[2]);
|
||||
MM[cpu_reg].sw[3] = SSATW(MM[cpu_reg].sw[3] - src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -585,10 +585,10 @@ static int opPSUBSW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].sw[0] = SSATW(MM[reg].sw[0] - src.sw[0]);
|
||||
MM[reg].sw[1] = SSATW(MM[reg].sw[1] - src.sw[1]);
|
||||
MM[reg].sw[2] = SSATW(MM[reg].sw[2] - src.sw[2]);
|
||||
MM[reg].sw[3] = SSATW(MM[reg].sw[3] - src.sw[3]);
|
||||
MM[cpu_reg].sw[0] = SSATW(MM[cpu_reg].sw[0] - src.sw[0]);
|
||||
MM[cpu_reg].sw[1] = SSATW(MM[cpu_reg].sw[1] - src.sw[1]);
|
||||
MM[cpu_reg].sw[2] = SSATW(MM[cpu_reg].sw[2] - src.sw[2]);
|
||||
MM[cpu_reg].sw[3] = SSATW(MM[cpu_reg].sw[3] - src.sw[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -601,10 +601,10 @@ static int opPSUBUSW_a16(uint32_t fetchdat)
|
|||
fetch_ea_16(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] = USATW(MM[reg].w[0] - src.w[0]);
|
||||
MM[reg].w[1] = USATW(MM[reg].w[1] - src.w[1]);
|
||||
MM[reg].w[2] = USATW(MM[reg].w[2] - src.w[2]);
|
||||
MM[reg].w[3] = USATW(MM[reg].w[3] - src.w[3]);
|
||||
MM[cpu_reg].w[0] = USATW(MM[cpu_reg].w[0] - src.w[0]);
|
||||
MM[cpu_reg].w[1] = USATW(MM[cpu_reg].w[1] - src.w[1]);
|
||||
MM[cpu_reg].w[2] = USATW(MM[cpu_reg].w[2] - src.w[2]);
|
||||
MM[cpu_reg].w[3] = USATW(MM[cpu_reg].w[3] - src.w[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
@ -616,10 +616,10 @@ static int opPSUBUSW_a32(uint32_t fetchdat)
|
|||
fetch_ea_32(fetchdat);
|
||||
MMX_GETSRC();
|
||||
|
||||
MM[reg].w[0] = USATW(MM[reg].w[0] - src.w[0]);
|
||||
MM[reg].w[1] = USATW(MM[reg].w[1] - src.w[1]);
|
||||
MM[reg].w[2] = USATW(MM[reg].w[2] - src.w[2]);
|
||||
MM[reg].w[3] = USATW(MM[reg].w[3] - src.w[3]);
|
||||
MM[cpu_reg].w[0] = USATW(MM[cpu_reg].w[0] - src.w[0]);
|
||||
MM[cpu_reg].w[1] = USATW(MM[cpu_reg].w[1] - src.w[1]);
|
||||
MM[cpu_reg].w[2] = USATW(MM[cpu_reg].w[2] - src.w[2]);
|
||||
MM[cpu_reg].w[3] = USATW(MM[cpu_reg].w[3] - src.w[3]);
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
|
|
|||
Loading…
Reference in a new issue