Move common 386+ functions and variables out of 386.c and 386_dynarec.c and into new 386_common.c.
This commit is contained in:
SarahW
parent
dd68b19f0a
commit
1b8a1e79af
4 changed files with 243 additions and 238 deletions
10
src/386.c
10
src/386.c
|
|
@ -17,16 +17,6 @@
|
||||||
#undef CPU_BLOCK_END
|
#undef CPU_BLOCK_END
|
||||||
#define CPU_BLOCK_END()
|
#define CPU_BLOCK_END()
|
||||||
|
|
||||||
uint32_t use32;
|
|
||||||
int stack32;
|
|
||||||
int optype;
|
|
||||||
|
|
||||||
int trap;
|
|
||||||
|
|
||||||
uint32_t rmdat;
|
|
||||||
|
|
||||||
uint32_t *eal_r, *eal_w;
|
|
||||||
|
|
||||||
static inline void fetch_ea_32_long(uint32_t rmdat)
|
static inline void fetch_ea_32_long(uint32_t rmdat)
|
||||||
{
|
{
|
||||||
eal_r = eal_w = NULL;
|
eal_r = eal_w = NULL;
|
||||||
|
|
|
||||||
242
src/386_common.c
Normal file
242
src/386_common.c
Normal file
|
|
@ -0,0 +1,242 @@
|
||||||
|
#include "ibm.h"
|
||||||
|
#include "x86.h"
|
||||||
|
#include "386_common.h"
|
||||||
|
#include "x86_flags.h"
|
||||||
|
#include "codegen.h"
|
||||||
|
|
||||||
|
uint32_t use32;
|
||||||
|
int stack32;
|
||||||
|
int optype;
|
||||||
|
|
||||||
|
int trap;
|
||||||
|
|
||||||
|
uint32_t rmdat;
|
||||||
|
|
||||||
|
uint32_t *eal_r, *eal_w;
|
||||||
|
|
||||||
|
int nmi_enable = 1;
|
||||||
|
|
||||||
|
int cpl_override=0;
|
||||||
|
|
||||||
|
int fpucount=0;
|
||||||
|
|
||||||
|
uint16_t cpu_cur_status = 0;
|
||||||
|
|
||||||
|
|
||||||
|
void x86_int(int num)
|
||||||
|
{
|
||||||
|
uint32_t addr;
|
||||||
|
// pclog("x86_int %02x %04x:%04x\n", num, CS,pc);
|
||||||
|
flags_rebuild();
|
||||||
|
cpu_state.pc=cpu_state.oldpc;
|
||||||
|
if (msw&1)
|
||||||
|
{
|
||||||
|
pmodeint(num,0);
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
addr = (num << 2) + idt.base;
|
||||||
|
|
||||||
|
if ((num << 2) + 3 > idt.limit)
|
||||||
|
{
|
||||||
|
if (idt.limit < 35)
|
||||||
|
{
|
||||||
|
cpu_state.abrt = 0;
|
||||||
|
softresetx86();
|
||||||
|
cpu_set_edx();
|
||||||
|
pclog("Triple fault in real mode - reset\n");
|
||||||
|
}
|
||||||
|
else
|
||||||
|
x86_int(8);
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
if (stack32)
|
||||||
|
{
|
||||||
|
writememw(ss,ESP-2,cpu_state.flags);
|
||||||
|
writememw(ss,ESP-4,CS);
|
||||||
|
writememw(ss,ESP-6,cpu_state.pc);
|
||||||
|
ESP-=6;
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags);
|
||||||
|
writememw(ss,((SP-4)&0xFFFF),CS);
|
||||||
|
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc);
|
||||||
|
SP-=6;
|
||||||
|
}
|
||||||
|
|
||||||
|
cpu_state.flags &= ~I_FLAG;
|
||||||
|
cpu_state.flags &= ~T_FLAG;
|
||||||
|
cpu_state.pc=readmemw(0,addr);
|
||||||
|
loadcs(readmemw(0,addr+2));
|
||||||
|
}
|
||||||
|
}
|
||||||
|
cycles-=70;
|
||||||
|
CPU_BLOCK_END();
|
||||||
|
}
|
||||||
|
|
||||||
|
void x86_int_sw(int num)
|
||||||
|
{
|
||||||
|
uint32_t addr;
|
||||||
|
// pclog("x86_int_sw %02x %04x:%04x\n", num, CS,pc);
|
||||||
|
// pclog("x86_int\n");
|
||||||
|
flags_rebuild();
|
||||||
|
cycles -= timing_int;
|
||||||
|
if (msw&1)
|
||||||
|
{
|
||||||
|
pmodeint(num,1);
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
addr = (num << 2) + idt.base;
|
||||||
|
|
||||||
|
if ((num << 2) + 3 > idt.limit)
|
||||||
|
{
|
||||||
|
x86_int(13);
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
if (stack32)
|
||||||
|
{
|
||||||
|
writememw(ss,ESP-2,cpu_state.flags);
|
||||||
|
writememw(ss,ESP-4,CS);
|
||||||
|
writememw(ss,ESP-6,cpu_state.pc);
|
||||||
|
ESP-=6;
|
||||||
|
}
|
||||||
|
else
|
||||||
|
{
|
||||||
|
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags);
|
||||||
|
writememw(ss,((SP-4)&0xFFFF),CS);
|
||||||
|
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc);
|
||||||
|
SP-=6;
|
||||||
|
}
|
||||||
|
|
||||||
|
cpu_state.flags &= ~I_FLAG;
|
||||||
|
cpu_state.flags &= ~T_FLAG;
|
||||||
|
cpu_state.pc=readmemw(0,addr);
|
||||||
|
loadcs(readmemw(0,addr+2));
|
||||||
|
cycles -= timing_int_rm;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
trap = 0;
|
||||||
|
CPU_BLOCK_END();
|
||||||
|
}
|
||||||
|
|
||||||
|
int x86_int_sw_rm(int num)
|
||||||
|
{
|
||||||
|
uint32_t addr;
|
||||||
|
uint16_t new_pc, new_cs;
|
||||||
|
|
||||||
|
flags_rebuild();
|
||||||
|
cycles -= timing_int;
|
||||||
|
|
||||||
|
addr = num << 2;
|
||||||
|
new_pc = readmemw(0, addr);
|
||||||
|
new_cs = readmemw(0, addr + 2);
|
||||||
|
|
||||||
|
if (cpu_state.abrt) return 1;
|
||||||
|
|
||||||
|
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags); if (cpu_state.abrt) {pclog("abrt5\n"); return 1; }
|
||||||
|
writememw(ss,((SP-4)&0xFFFF),CS);
|
||||||
|
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc); if (cpu_state.abrt) {pclog("abrt6\n"); return 1; }
|
||||||
|
SP-=6;
|
||||||
|
|
||||||
|
cpu_state.eflags &= ~VIF_FLAG;
|
||||||
|
cpu_state.flags &= ~T_FLAG;
|
||||||
|
cpu_state.pc = new_pc;
|
||||||
|
loadcs(new_cs);
|
||||||
|
|
||||||
|
cycles -= timing_int_rm;
|
||||||
|
trap = 0;
|
||||||
|
CPU_BLOCK_END();
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
void x86illegal()
|
||||||
|
{
|
||||||
|
// pclog("x86 illegal %04X %08X %04X:%08X %02X\n",msw,cr0,CS,pc,opcode);
|
||||||
|
|
||||||
|
// if (output)
|
||||||
|
// {
|
||||||
|
// dumpregs();
|
||||||
|
// exit(-1);
|
||||||
|
// }
|
||||||
|
x86_int(6);
|
||||||
|
}
|
||||||
|
|
||||||
|
int checkio(int port)
|
||||||
|
{
|
||||||
|
uint16_t t;
|
||||||
|
uint8_t d;
|
||||||
|
cpl_override = 1;
|
||||||
|
t = readmemw(tr.base, 0x66);
|
||||||
|
cpl_override = 0;
|
||||||
|
// pclog("CheckIO 1 %08X %04x %02x\n",tr.base, eflags, _cs.access);
|
||||||
|
if (cpu_state.abrt) return 0;
|
||||||
|
// pclog("CheckIO %04X %01X %01X %02X %04X %04X %08X ",CS,CPL,IOPL,port,t,t+(port>>3),tr.base+t+(port>>3));
|
||||||
|
if ((t+(port>>3))>tr.limit) return 1;
|
||||||
|
cpl_override = 1;
|
||||||
|
d = readmembl(tr.base + t + (port >> 3));
|
||||||
|
// d=readmemb(tr.base,t+(port>>3));
|
||||||
|
cpl_override = 0;
|
||||||
|
// pclog("%02X %02X\n",d,d&(1<<(port&7)));
|
||||||
|
return d&(1<<(port&7));
|
||||||
|
}
|
||||||
|
|
||||||
|
#define divexcp() { \
|
||||||
|
pclog("Divide exception at %04X(%06X):%04X\n",CS,cs,cpu_state.pc); \
|
||||||
|
x86_int(0); \
|
||||||
|
}
|
||||||
|
|
||||||
|
int divl(uint32_t val)
|
||||||
|
{
|
||||||
|
if (val==0)
|
||||||
|
{
|
||||||
|
divexcp();
|
||||||
|
return 1;
|
||||||
|
}
|
||||||
|
uint64_t num=(((uint64_t)EDX)<<32)|EAX;
|
||||||
|
uint64_t quo=num/val;
|
||||||
|
uint32_t rem=num%val;
|
||||||
|
uint32_t quo32=(uint32_t)(quo&0xFFFFFFFF);
|
||||||
|
if (quo!=(uint64_t)quo32)
|
||||||
|
{
|
||||||
|
divexcp();
|
||||||
|
return 1;
|
||||||
|
}
|
||||||
|
EDX=rem;
|
||||||
|
EAX=quo32;
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
int idivl(int32_t val)
|
||||||
|
{
|
||||||
|
if (val==0)
|
||||||
|
{
|
||||||
|
divexcp();
|
||||||
|
return 1;
|
||||||
|
}
|
||||||
|
int64_t num=(((uint64_t)EDX)<<32)|EAX;
|
||||||
|
int64_t quo=num/val;
|
||||||
|
int32_t rem=num%val;
|
||||||
|
int32_t quo32=(int32_t)(quo&0xFFFFFFFF);
|
||||||
|
if (quo!=(int64_t)quo32)
|
||||||
|
{
|
||||||
|
divexcp();
|
||||||
|
return 1;
|
||||||
|
}
|
||||||
|
EDX=rem;
|
||||||
|
EAX=quo32;
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
void cpu_386_flags_extract()
|
||||||
|
{
|
||||||
|
flags_extract();
|
||||||
|
}
|
||||||
|
void cpu_386_flags_rebuild()
|
||||||
|
{
|
||||||
|
flags_rebuild();
|
||||||
|
}
|
||||||
|
|
@ -18,22 +18,12 @@
|
||||||
|
|
||||||
#define CPU_BLOCK_END() cpu_block_end = 1
|
#define CPU_BLOCK_END() cpu_block_end = 1
|
||||||
|
|
||||||
uint16_t cpu_cur_status = 0;
|
|
||||||
|
|
||||||
int cpu_reps, cpu_reps_latched;
|
|
||||||
int cpu_notreps, cpu_notreps_latched;
|
|
||||||
|
|
||||||
int inrecomp = 0;
|
int inrecomp = 0;
|
||||||
int cpu_recomp_blocks, cpu_recomp_full_ins, cpu_new_blocks;
|
int cpu_recomp_blocks, cpu_recomp_full_ins, cpu_new_blocks;
|
||||||
int cpu_recomp_blocks_latched, cpu_recomp_ins_latched, cpu_recomp_full_ins_latched, cpu_new_blocks_latched;
|
int cpu_recomp_blocks_latched, cpu_recomp_ins_latched, cpu_recomp_full_ins_latched, cpu_new_blocks_latched;
|
||||||
|
|
||||||
int cpu_block_end = 0;
|
int cpu_block_end = 0;
|
||||||
|
|
||||||
int nmi_enable = 1;
|
|
||||||
|
|
||||||
int cpl_override=0;
|
|
||||||
|
|
||||||
int fpucount=0;
|
|
||||||
|
|
||||||
|
|
||||||
static inline void fetch_ea_32_long(uint32_t rmdat)
|
static inline void fetch_ea_32_long(uint32_t rmdat)
|
||||||
|
|
@ -151,148 +141,6 @@ static inline void fetch_ea_16_long(uint32_t rmdat)
|
||||||
|
|
||||||
#include "x86_flags.h"
|
#include "x86_flags.h"
|
||||||
|
|
||||||
void x86_int(int num)
|
|
||||||
{
|
|
||||||
uint32_t addr;
|
|
||||||
// pclog("x86_int %02x %04x:%04x\n", num, CS,pc);
|
|
||||||
flags_rebuild();
|
|
||||||
cpu_state.pc=cpu_state.oldpc;
|
|
||||||
if (msw&1)
|
|
||||||
{
|
|
||||||
pmodeint(num,0);
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
addr = (num << 2) + idt.base;
|
|
||||||
|
|
||||||
if ((num << 2) + 3 > idt.limit)
|
|
||||||
{
|
|
||||||
if (idt.limit < 35)
|
|
||||||
{
|
|
||||||
cpu_state.abrt = 0;
|
|
||||||
softresetx86();
|
|
||||||
cpu_set_edx();
|
|
||||||
pclog("Triple fault in real mode - reset\n");
|
|
||||||
}
|
|
||||||
else
|
|
||||||
x86_int(8);
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
if (stack32)
|
|
||||||
{
|
|
||||||
writememw(ss,ESP-2,cpu_state.flags);
|
|
||||||
writememw(ss,ESP-4,CS);
|
|
||||||
writememw(ss,ESP-6,cpu_state.pc);
|
|
||||||
ESP-=6;
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags);
|
|
||||||
writememw(ss,((SP-4)&0xFFFF),CS);
|
|
||||||
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc);
|
|
||||||
SP-=6;
|
|
||||||
}
|
|
||||||
|
|
||||||
cpu_state.flags &= ~I_FLAG;
|
|
||||||
cpu_state.flags &= ~T_FLAG;
|
|
||||||
cpu_state.pc=readmemw(0,addr);
|
|
||||||
loadcs(readmemw(0,addr+2));
|
|
||||||
}
|
|
||||||
}
|
|
||||||
cycles-=70;
|
|
||||||
CPU_BLOCK_END();
|
|
||||||
}
|
|
||||||
|
|
||||||
void x86_int_sw(int num)
|
|
||||||
{
|
|
||||||
uint32_t addr;
|
|
||||||
// pclog("x86_int_sw %02x %04x:%04x\n", num, CS,pc);
|
|
||||||
// pclog("x86_int\n");
|
|
||||||
flags_rebuild();
|
|
||||||
cycles -= timing_int;
|
|
||||||
if (msw&1)
|
|
||||||
{
|
|
||||||
pmodeint(num,1);
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
addr = (num << 2) + idt.base;
|
|
||||||
|
|
||||||
if ((num << 2) + 3 > idt.limit)
|
|
||||||
{
|
|
||||||
x86_int(13);
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
if (stack32)
|
|
||||||
{
|
|
||||||
writememw(ss,ESP-2,cpu_state.flags);
|
|
||||||
writememw(ss,ESP-4,CS);
|
|
||||||
writememw(ss,ESP-6,cpu_state.pc);
|
|
||||||
ESP-=6;
|
|
||||||
}
|
|
||||||
else
|
|
||||||
{
|
|
||||||
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags);
|
|
||||||
writememw(ss,((SP-4)&0xFFFF),CS);
|
|
||||||
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc);
|
|
||||||
SP-=6;
|
|
||||||
}
|
|
||||||
|
|
||||||
cpu_state.flags &= ~I_FLAG;
|
|
||||||
cpu_state.flags &= ~T_FLAG;
|
|
||||||
cpu_state.pc=readmemw(0,addr);
|
|
||||||
loadcs(readmemw(0,addr+2));
|
|
||||||
cycles -= timing_int_rm;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
trap = 0;
|
|
||||||
CPU_BLOCK_END();
|
|
||||||
}
|
|
||||||
|
|
||||||
int x86_int_sw_rm(int num)
|
|
||||||
{
|
|
||||||
uint32_t addr;
|
|
||||||
uint16_t new_pc, new_cs;
|
|
||||||
|
|
||||||
flags_rebuild();
|
|
||||||
cycles -= timing_int;
|
|
||||||
|
|
||||||
addr = num << 2;
|
|
||||||
new_pc = readmemw(0, addr);
|
|
||||||
new_cs = readmemw(0, addr + 2);
|
|
||||||
|
|
||||||
if (cpu_state.abrt) return 1;
|
|
||||||
|
|
||||||
writememw(ss,((SP-2)&0xFFFF),cpu_state.flags); if (cpu_state.abrt) {pclog("abrt5\n"); return 1; }
|
|
||||||
writememw(ss,((SP-4)&0xFFFF),CS);
|
|
||||||
writememw(ss,((SP-6)&0xFFFF),cpu_state.pc); if (cpu_state.abrt) {pclog("abrt6\n"); return 1; }
|
|
||||||
SP-=6;
|
|
||||||
|
|
||||||
cpu_state.eflags &= ~VIF_FLAG;
|
|
||||||
cpu_state.flags &= ~T_FLAG;
|
|
||||||
cpu_state.pc = new_pc;
|
|
||||||
loadcs(new_cs);
|
|
||||||
|
|
||||||
cycles -= timing_int_rm;
|
|
||||||
trap = 0;
|
|
||||||
CPU_BLOCK_END();
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
void x86illegal()
|
|
||||||
{
|
|
||||||
// pclog("x86 illegal %04X %08X %04X:%08X %02X\n",msw,cr0,CS,pc,opcode);
|
|
||||||
|
|
||||||
// if (output)
|
|
||||||
// {
|
|
||||||
// dumpregs();
|
|
||||||
// exit(-1);
|
|
||||||
// }
|
|
||||||
x86_int(6);
|
|
||||||
}
|
|
||||||
|
|
||||||
/*Prefetch emulation is a fairly simplistic model:
|
/*Prefetch emulation is a fairly simplistic model:
|
||||||
- All instruction bytes must be fetched before it starts.
|
- All instruction bytes must be fetched before it starts.
|
||||||
|
|
@ -378,81 +226,6 @@ static void prefetch_flush()
|
||||||
#define PREFETCH_FLUSH() prefetch_flush()
|
#define PREFETCH_FLUSH() prefetch_flush()
|
||||||
|
|
||||||
|
|
||||||
int checkio(int port)
|
|
||||||
{
|
|
||||||
uint16_t t;
|
|
||||||
uint8_t d;
|
|
||||||
cpl_override = 1;
|
|
||||||
t = readmemw(tr.base, 0x66);
|
|
||||||
cpl_override = 0;
|
|
||||||
// pclog("CheckIO 1 %08X %04x %02x\n",tr.base, eflags, _cs.access);
|
|
||||||
if (cpu_state.abrt) return 0;
|
|
||||||
// pclog("CheckIO %04X %01X %01X %02X %04X %04X %08X ",CS,CPL,IOPL,port,t,t+(port>>3),tr.base+t+(port>>3));
|
|
||||||
if ((t+(port>>3))>tr.limit) return 1;
|
|
||||||
cpl_override = 1;
|
|
||||||
d = readmembl(tr.base + t + (port >> 3));
|
|
||||||
// d=readmemb(tr.base,t+(port>>3));
|
|
||||||
cpl_override = 0;
|
|
||||||
// pclog("%02X %02X\n",d,d&(1<<(port&7)));
|
|
||||||
return d&(1<<(port&7));
|
|
||||||
}
|
|
||||||
|
|
||||||
#define divexcp() { \
|
|
||||||
pclog("Divide exception at %04X(%06X):%04X\n",CS,cs,cpu_state.pc); \
|
|
||||||
x86_int(0); \
|
|
||||||
}
|
|
||||||
|
|
||||||
int divl(uint32_t val)
|
|
||||||
{
|
|
||||||
if (val==0)
|
|
||||||
{
|
|
||||||
divexcp();
|
|
||||||
return 1;
|
|
||||||
}
|
|
||||||
uint64_t num=(((uint64_t)EDX)<<32)|EAX;
|
|
||||||
uint64_t quo=num/val;
|
|
||||||
uint32_t rem=num%val;
|
|
||||||
uint32_t quo32=(uint32_t)(quo&0xFFFFFFFF);
|
|
||||||
if (quo!=(uint64_t)quo32)
|
|
||||||
{
|
|
||||||
divexcp();
|
|
||||||
return 1;
|
|
||||||
}
|
|
||||||
EDX=rem;
|
|
||||||
EAX=quo32;
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
int idivl(int32_t val)
|
|
||||||
{
|
|
||||||
if (val==0)
|
|
||||||
{
|
|
||||||
divexcp();
|
|
||||||
return 1;
|
|
||||||
}
|
|
||||||
int64_t num=(((uint64_t)EDX)<<32)|EAX;
|
|
||||||
int64_t quo=num/val;
|
|
||||||
int32_t rem=num%val;
|
|
||||||
int32_t quo32=(int32_t)(quo&0xFFFFFFFF);
|
|
||||||
if (quo!=(int64_t)quo32)
|
|
||||||
{
|
|
||||||
divexcp();
|
|
||||||
return 1;
|
|
||||||
}
|
|
||||||
EDX=rem;
|
|
||||||
EAX=quo32;
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
|
|
||||||
void cpu_386_flags_extract()
|
|
||||||
{
|
|
||||||
flags_extract();
|
|
||||||
}
|
|
||||||
void cpu_386_flags_rebuild()
|
|
||||||
{
|
|
||||||
flags_rebuild();
|
|
||||||
}
|
|
||||||
|
|
||||||
#define OP_TABLE(name) ops_ ## name
|
#define OP_TABLE(name) ops_ ## name
|
||||||
#define CLOCK_CYCLES(c) cycles -= (c)
|
#define CLOCK_CYCLES(c) cycles -= (c)
|
||||||
#define CLOCK_CYCLES_ALWAYS(c) cycles -= (c)
|
#define CLOCK_CYCLES_ALWAYS(c) cycles -= (c)
|
||||||
|
|
|
||||||
|
|
@ -23,7 +23,7 @@ wx-resources.cpp : pc.xrc
|
||||||
-wxrc -c pc.xrc -o wx-resources.cpp
|
-wxrc -c pc.xrc -o wx-resources.cpp
|
||||||
|
|
||||||
# PCem
|
# PCem
|
||||||
pcem_SOURCES = 386.c 386_dynarec.c 386_dynarec_ops.c 808x.c acc2036.c acer386sx.c ali1429.c amstrad.c cbm_io.c cdrom-image.cc cdrom-null.c \
|
pcem_SOURCES = 386.c 386_common.c 386_dynarec.c 386_dynarec_ops.c 808x.c acc2036.c acer386sx.c ali1429.c amstrad.c cbm_io.c cdrom-image.cc cdrom-null.c \
|
||||||
cmd640.c codegen.c codegen_accumulate.c codegen_allocator.c codegen_backend.c codegen_ir.c codegen_ops.c codegen_ops_3dnow.c codegen_ops_arith.c codegen_ops_branch.c codegen_ops_fpu_arith.c codegen_ops_fpu_constant.c codegen_ops_fpu_loadstore.c codegen_ops_fpu_misc.c codegen_ops_jump.c codegen_ops_logic.c codegen_ops_shift.c \
|
cmd640.c codegen.c codegen_accumulate.c codegen_allocator.c codegen_backend.c codegen_ir.c codegen_ops.c codegen_ops_3dnow.c codegen_ops_arith.c codegen_ops_branch.c codegen_ops_fpu_arith.c codegen_ops_fpu_constant.c codegen_ops_fpu_loadstore.c codegen_ops_fpu_misc.c codegen_ops_jump.c codegen_ops_logic.c codegen_ops_shift.c \
|
||||||
codegen_ops_misc.c codegen_ops_mov.c codegen_ops_stack.c codegen_reg.c codegen_timing_486.c codegen_timing_686.c codegen_timing_common.c codegen_timing_k6.c codegen_timing_pentium.c codegen_timing_winchip.c codegen_timing_winchip2.c compaq.c config.c cpu.c \
|
codegen_ops_misc.c codegen_ops_mov.c codegen_ops_stack.c codegen_reg.c codegen_timing_486.c codegen_timing_686.c codegen_timing_common.c codegen_timing_k6.c codegen_timing_pentium.c codegen_timing_winchip.c codegen_timing_winchip2.c compaq.c config.c cpu.c \
|
||||||
dells200.c device.c disc.c disc_fdi.c disc_img.c disc_sector.c dma.c esdi_at.c fdc.c fdc37c665.c fdd.c fdi2raw.c gameport.c \
|
dells200.c device.c disc.c disc_fdi.c disc_img.c disc_sector.c dma.c esdi_at.c fdc.c fdc37c665.c fdd.c fdi2raw.c gameport.c \
|
||||||
|
|
|
||||||
Loading…
Reference in a new issue